Circuito Multiplexor De SeÑal De Reloj Libre De Interferencia Y Metodo Para La Operacion Del Mismo.
La tecnología avanza a pasos agigantados y con ella, la necesidad de proteger las innovaciones de los creadores mediante patentes que les permitan tener exclusividad en el mercado. En esta ocasión, hablaremos de una patente que ha sido desarrollada para solucionar un problema común en la transmisión de señales de reloj.
El circuito multiplexor de señal de reloj libre de interferencia y método para la operación del mismo es una patente que tiene como objetivo resolver los problemas de interferencia que se presentan en la transmisión de señales de reloj, especialmente en sistemas que utilizan múltiples canales de transmisión.
La interferencia en la señal de reloj es un problema común que puede causar errores en la sincronización de los dispositivos. Este problema se presenta principalmente en sistemas que utilizan múltiples canales de transmisión, donde las señales pueden superponerse y causar interferencias.
El circuito multiplexor de señal de reloj libre de interferencia y método para la operación del mismo ha sido diseñado para solucionar este problema mediante la utilización de un circuito que permite la transmisión de múltiples señales de reloj sin interferencias.
El circuito multiplexor utiliza un método de multiplexación que permite la transmisión de múltiples señales de reloj a través de un solo canal de transmisión. El método de multiplexación se basa en la utilización de un reloj maestro que sincroniza la transmisión de las señales de los dispositivos conectados al circuito.
Además, el circuito multiplexor utiliza un método de filtrado que elimina las interferencias en la señal de reloj. Este método de filtrado se basa en la utilización de un filtro pasivo que elimina las interferencias de alta frecuencia en la señal de reloj.
GRACIAS POR VISITARNOS
En resumen, el circuito multiplexor de señal de reloj libre de interferencia y método para la operación del mismo es una patente que tiene como objetivo solucionar los problemas de interferencia en la transmisión de señales de reloj. La utilización de este circuito permitirá la transmisión de múltiples señales de reloj sin interferencias, lo que mejorará la sincronización de los dispositivos y reducirá los errores en los sistemas que utilizan múltiples canales de transmisión.
Algunas patentes que relacionadas son: * MODO DE PRESENTACION PARA CORRIENTES DE BITS EN VARIOS FORMATOS.
* METODOS Y SISTEMAS PARA LA REDUCCION DE FACTORES DE MERMA FUNCIONAL DEL PROCESAMIENTO PARA PAQUETES DE CANAL DE CONTROL.
* COMANDO DE MEDIO DE ALMACENAMIENTO DIGITAL E INDEXACION DE DATOS DE CONTROL.
* COMBINACION DE ANALOGOS DE SOMATOSTATINA CON UN AGONISTA DE DOPAMINA O UN ANTAGONISTA DEL RECEPTOR DE HORMONA DE CRECIMIENTO.
* ALEACION DE ALTO CONTENIDO DE ALUMINIO PARA GALVANIZACION GENERAL.
* INULINA DE AGAVE ALTAMENTE SOLUBLE EN AGUA, PRODUCTO QUE CONTIENE INULINA DE AGAVE, PRODUCTO ORIGINADO DE INULINA DE AGAVE, SUBPRODUCTO Y EL METODO PARA LA PRODUCCION DE LAS MISMAS.
* LAMINADOR DE MANDRIL RETENIDO PARA TUBOS SIN SOLDADURA.
Descripcion: Tecnicas para el diseño y uso de un procesador de señal digital, incluyendo (pero no limitado a) para el procesamiento de transmisiones en un sistema de comunicaciones (por ejemplo, CDMA); ocurre una interferencia reducida en la conmutacion de una primera entrada de reloj a una segunda entrada de reloj que impulsa un multiplexor de reloj; el multiplexor de reloj recibe una primera entrada de reloj y proporciona una salida de reloj y determina un bajo nivel de salida de fase en la salida de reloj en respuesta a un bajo nivel de entrada de fase en la primera salida de reloj; durante un periodo limitado de tiempo, un bajo nivel de salida de fase es forzado sin considerar el nivel de fase de la primera señal de entrada de reloj; el multiplexor de reloj recibe una segunda entrada de reloj y determina un bajo nivel de entrada de fase en la segunda señal de entrada de reloj; la conmutacion para el aprovisionamiento de la salida de reloj en respuesta a la segunda entrada de reloj ocurre durante el bajo nivel de entrada de fase en la segunda señal de entrada de reloj; despue, la salida del multiplexor de reloj sigue el nivel de fase de la segunda señal de reloj.
Figura Juridica: Patentes de Invencion, PATENTE:Circuito Multiplexor De SeÑal De Reloj Libre De Interferencia Y Metodo Para La Operacion Del Mismo. en México
Solicitud: MX/a/2008/015612
Fecha de Presentacion: 2008-12-05
Solicitante(s): QUALCOMM INCORPORATED.*; 5775 Morehouse Drive, 92121, San Diego, California, E.U.A.
Inventor(es): YAN ZHANG, MARTIN SAINT-LAUREN, 1070 Upchurch Farm Lane, 27519, North Carolina, E.U.A.
Clasificacion: H04L7/02 (2006-01), G06F1/08 (2006-01), H03K5/1252 (2006-01), H04L7/00 (2006-01) referente a Circuito Multiplexor De SeÑal De Reloj Libre De Interferencia Y Metodo Para La Operacion Del Mismo.