Mejora De Estabilidad De Lectura De Memoria Utilizando Precarga Selectiva De Secciones De Linea De Bit.
La tecnología de memoria es esencial para el funcionamiento de muchos dispositivos electrónicos, desde teléfonos inteligentes hasta servidores de datos. Sin embargo, la estabilidad de la memoria puede verse comprometida por una variedad de factores, incluida la interferencia electromagnética y la variabilidad de la fabricación. Una nueva patente ha sido presentada para abordar este problema, utilizando una técnica llamada precarga selectiva de secciones de línea de bit.
La idea detrás de esta técnica es mejorar la estabilidad de la memoria al anticipar los cambios en la carga eléctrica que pueden ocurrir durante la lectura de los datos almacenados. La precarga selectiva se utiliza para garantizar que las secciones de línea de bit que son más propensas a la interferencia electromagnética o la variabilidad de la fabricación estén cargadas con anticipación para compensar cualquier cambio que pueda ocurrir durante la lectura.
Esta técnica no solo mejora la estabilidad de la memoria, sino que también puede mejorar el rendimiento al reducir la cantidad de veces que la memoria tiene que ser leída. Esto se debe a que la precarga selectiva ayuda a garantizar que los datos se lean correctamente en la primera lectura, lo que reduce la necesidad de leer los mismos datos varias veces.
La patente también describe cómo se puede implementar esta técnica en una variedad de dispositivos de memoria, desde DRAM hasta memoria flash. También se describen varios escenarios en los que la precarga selectiva podría ser particularmente útil, como en entornos de alta vibración o en dispositivos que se utilizan en entornos hostiles.
GRACIAS POR VISITARNOS
En resumen, la precarga selectiva de secciones de línea de bit es una técnica prometedora para mejorar la estabilidad y el rendimiento de la memoria en una variedad de dispositivos electrónicos. Esta patente ofrece una solución práctica y efectiva para abordar los problemas de estabilidad de la memoria que a menudo se encuentran en los dispositivos electrónicos modernos.
Algunas patentes que relacionadas son: * CUBIERTA SUPERIOR PARA SELLADO DE EXTREMO ABIERTO DE RECIPIENTE CILINDRICO DE BEBIDA, RECIPIENTE, METODO DE SUMINISTRO DE CUBIERTA SUPERIOR Y METODO DE PRODUCCION DE RECIPIENTE.
* PREVENCION DE INFECCIONES OPORTUNISTAS EN INDIVIDUOS INMUNO-COMPROMETIDOS.
* FORMULACION DE LIBERACION CONTROLADA, PREVENTIVA DE MAL USO.
* ESPUMA DE OXIDO DE TITANIO CO-DOPADO Y DISPOSITIVO DE DESINFECCION DE AGUA.
* COMPUESTOS Y METODOS PARA EL TRATAMIENTO DE ENFERMEDAD VASCULAR.
* REGIMENES TERAPEUTICOS PARA EL TRATAMIENTO DE DESORDENES INMUNOINFLAMATORIOS.
* MIEMBROS DE UNION PARA RECEPTOR ALFA DE INTERLEUCINA-4 (IL-4RA) - 173.
Descripcion: Un dispositivo de memoria utiliza precarga selectiva y participacion de carga para reducir un voltaje de linea de bit antes de acceder a una celda (34) de bit. Una reduccion en el voltaje de linea de bit se logra al precargar diferentes secciones (31, 33) de la linea de bit en diferentes voltajes (por ejemplo, un voltaje de suministro y conexion a tierra) y al utilizar participacion de carga entre estas secciones. La estabilidad de lectura mejora como resultado de la reduccion del voltaje de linea de bit. La diferencia de capacitancia relativa (B2-C2) entre las secciones de linea de bit determina el voltaje de linea de bit despue de la participacion de carga. De este modo, el dispositivo de memoria es tolerante a las variaciones de proceso o temperatura. El voltaje de linea de bit puede controlarse en el diseño al seleccionar las secciones que se precargan en el voltaje de suministro o conexion a tierra.
Figura Juridica: Patentes de Invencion, PATENTE:Mejora De Estabilidad De Lectura De Memoria Utilizando Precarga Selectiva De Secciones De Linea De Bit. en México
Solicitud: MX/a/2010/006666
Fecha de Presentacion: 2010-06-15
Solicitante(s): QUALCOMM INCORPORATED.*; 5775 Morehouse Drive, 92121-1714, San Diego, California, E.U.A.
Inventor(es): NAN CHEN, SEI SEUNG YOON, MOHAMED H. ABU-RAHMA, RITU CHABA, 5775 Morehouse Drive, 92121, San Diego, California, E.U.A.
Clasificacion: G11C7/12 (2006-01) referente a Mejora De Estabilidad De Lectura De Memoria Utilizando Precarga Selectiva De Secciones De Linea De Bit.